An efficient two-level partitioning algorithm for VLSI circuits

請用此 Handle URI 來引用此文件： http://ir.sinica.edu.tw/handle/201000000A/37608

題名:	An efficient two-level partitioning algorithm for VLSI circuits
作者:	Cherng, Jong-Sheng Chen, Soo-Jie Tsai, Chia-Chun Ho, Jan-Ming
公開日期:	1999-01-01
會議:	Design Automation Conference(ASP-DAC \'99)
URI:	http://ir.sinica.edu.tw/handle/201000000A/37608
顯示於：	資訊科學研究所

顯示文件完整紀錄

上周
0

上個月
0

checked on 2023/1/3

檢查

TAIR相關文章

在 IR 系統中的文件，除了特別指名其著作權條款之外，均受到著作權保護，並且保留所有的權利。