http://ir.sinica.edu.tw/handle/201000000A/36335
題名: | Memory Latency Reduction via Thread Throttling | 作者: | Hsiang-Yun Cheng Chung-Hsiang Lin Jian Li Chia-Lin Yang |
公開日期: | 2010-12-04 | 會議: | ACM/IEEE International Symposium on Microarchitecture (MICRO) (Atlanta, Georgia USA : ACM/IEEE) | URI: | http://ir.sinica.edu.tw/handle/201000000A/36335 | URL: | http://ieeexplore.ieee.org/document/5695525/?arnumber=5695525 |
顯示於: | 資訊科技創新研究中心 |
在 IR 系統中的文件,除了特別指名其著作權條款之外,均受到著作權保護,並且保留所有的權利。