Utilizing Sub-5 nm Sidewall Electrode Technology for Atomic-Scale Resistive Memory Fabrication

請用此 Handle URI 來引用此文件： http://ir.sinica.edu.tw/handle/201000000A/34709

題名:	Utilizing Sub-5 nm Sidewall Electrode Technology for Atomic-Scale Resistive Memory Fabrication
作者:	Kai-Shin Li ChiaHua Ho Ming-Taou Lee Min-Cheng Chen Cho-Lun Hsu J. M. Lu C. H. Lin C. C. Chen B. W. Wu Y. F. Hou C. Yi. Lin Y. J. Chen T. Y. Lai M. Y. Li I. Yang C. S. Wu Fu-Liang Yang
公開日期:	2014-06-09
會議:	Symposium on VLSI Technology (HONOLULU, USA : IEEE)
URI:	http://ir.sinica.edu.tw/handle/201000000A/34709
顯示於：	應用科學研究中心

顯示文件完整紀錄

上周
0

上個月
0

checked on 2023/1/4

檢查

TAIR相關文章